数字式时间继电器抗干扰方法

HEATS

　　通过对数字式时间继电器在电磁干扰情况下的误动原因的分析，初步论述了数字式时间继电器在这种干扰条件下的抗干扰措施，为进一步提高数字式时间继电器抗干扰性能和可靠性提出参考依据。

　　随着数字技术和相关专业的不断发展，继电保护技术也有了很大发展，如静态继电器在电力系统中的应用，其中数字式时间继电器作为基础元件，已广泛应用于各种继电保护及自动控制回路中，使被控制设备或电路的动作获得所需延时，并用以实现主保护与后备保护的选择性配合。

　　数字式时间继电器用于继电保护，首先用于替换电磁型和晶体管型时间继电器。它可缩短过流保护的级差，减少维护量，提高保护的动作正确率。保护了主系统及主设备的安全稳定运行。由于它具有精度高、稳定性好、整定方便、直观、改变定值无需进行校验、整定范围宽等特点，深受用户的欢迎。由此数字式时间继电器在电力系统中得到广泛应用。

　　但近几年，数字式时间继电器在电力系统中多次出现误动，给用户造成很大的损失。误动的原因如系统环境差、使用维护问题、产品质量问题、器件损坏、抗干扰性能差等等原因，但最难处理的问题是数字式时间继电器抗干扰性能差，本文在此针对数字式时间继电器抗干扰性能方面，提出了自己的看法，供参考。

　　1提高抗干扰能力方法

8 u/ _5 c+ j$ Y/ |+ Z% w1 Q

　　1.1干扰的主要来源

. C$ M/ q% k$ l8 m5 q. h

　　在电力系统运行中的继电器受到干扰主要是电磁干扰，来源有以下几种

　　(1)直流低压回路断开电感性负载(如接触器、中间继电器等)或电磁型电流、电压继电器触点抖动时，常会产生快速瞬变脉冲组电波;

　　(2)高压变电所临近高压电器设备操作时产生的感应干扰;

: _5 v/ x5 C) f8 u7 u

　　(3)移动电话、携带式步话机和相邻或附近设备发生的调频电磁波及电弧放电时产生的高频电磁辐射;

$ l: c" O" ]6 N! \% ?

　　(4)设备中脉冲电路、时钟回路、开关电源、收发讯机等通过空间传播的电磁能量;

; L& D$ M4 a8 d( a

　　(5)带电荷的操作人员触及到设备的导电部件时产生放电。

　　1.2电磁干扰的传播方式

/ k/ }) T5 p0 B4 }6 p) w

　　电磁干扰的传播方式主要有两种形式，即传导和辐射。传导是通过导线以电流或电压的形式作用在继电器上。涡街流量计辐射是通过空间以电磁场的形式作用于继电器上。对于数字式时间继电器主要的传导路径为电源线。因此抑制传导干扰的主要部分在数字式时间继电器的电源部分。

　　1.3提高抗干扰的措施

& u$ y3 x; B+ q$ y6 b' j$ q

　　根据电磁干扰的来源和干扰方式及数字式时间继电器的工作特点，对数字式时间继电器提高抗干扰能力采用的措施主要从以下方面进行解决。

　　(1)电源输入端增加EMI滤波器。

　　EMI滤波器是一种低通滤波器，由无源元件构成的多端口网络。它不仅能衰减由传导传播干扰方式引起的干扰，同时也对辐射干扰方式的干扰有显著的抑制作用。这样的滤波器对于低频(20—100kHz)特别有效。再通过选用合适的铁氧体材料铁芯，它的抑制频率范围可增大到400MHz。

　　由于数字式时间继电器的体积小，受结构的限制，成型的EMI滤波器一般体积较大，不适用。而继电器工作频率不高，设计及工艺相对要求不高，同时也可降低成本，因此在电路里直接设计出EMI滤波器是非常可行的。

　　配件经严格筛选，可选到接近理想状态，但实际上存在偏差。

# y& Q, i" M8 M' x

　　滤波器中介质电容、电感均可改变，适当变化期间的耦合，对于线路开关、接触器、执行机构，触点抖动产生的瞬变干扰能起到充分的抑制作用。

4 g# E. Z1 S% }

　　(2)数字电路抗干扰一般措施

　　①时钟频率应在工作允许的条件下选用最低的;②必须对电源线，控制线去耦以防止外部干扰进入;③每个集成电路的电源与地之间要加去耦电容。要求电容的高频性能好;④在速度不快的信号线上加去耦电容。

　　(3)合理设计印刷电路板①印刷板上的电源与地线要呈“井”字形布线，以均衡电流，降低线路电阻;②布线时高、低压线分开，交、直流分开;③输入、输出线不要紧靠时钟发生器、电源线等电磁热线，不要紧靠复位线、控制线等脆弱信号线;④相邻板间交叉布线;⑤尽量减少电源线走线的有效包围面积，这样可以减少电磁耦合;⑥相邻层布线应互相垂直;⑦走线不要有分支，以防导致反射和产生谐波;⑧正确接入旁路电容。数字电路在工作时，电流突变较大，会产生很强噪声信号，应按图4在电源线上正确接入旁路电容;⑨接地点集中。

# W7 F6 R: O" r! k3 V ]( G' o: h

　　(4)合理配线①输入电源线与地线应尽量短;②板与板间的连线或接插件连线应尽量短。且线与线间分开;③配线时，电源线与触点引出线应分开;④正、负电源线应互相绞合，以降低共模干扰。

9 w. k. T0 M V

　　(5)采用新工艺①采用贴装技术采用表面贴装装封技术，可以显著减少由于器件的引线较长而产生的杂散寄生电容、电感，简化了屏蔽的设计，所以在很大程度上减少了电磁干扰和射频干扰。②采用多层线路板从2层印制电路板改为4层印制电路板，可大大改善发射和抗扰度性能。

! z" r$ |, @7 E& M3 h+ n, e: R

　　2结语

! X* v- P' U5 N: q! x

　　以上分析了数字式时间继电器抗干扰的问题。经实际应用，解决了以前数字式时间继电器所存在的干扰问题，动作可靠性有很大提高，在某项电力系统中现场应用，也得到了证实。

% a2 w, Q8 h. @